Главная » Обзоры » ISSCC: 200 МГц RISC-микропроцессор с X-архитектурой
ISSCC: 200 МГц RISC-микропроцессор с X-архитектурой
Инициативная группа под названием "X Architecture", которая была создана всего 8 месяцев назад, на ISSCC провела презентацию своей новой технологии диагональных соединений между слоями металлизации в суперскалярных ИС. Главная особенность технологии - нетрадиционные диагональные соединения, отличающиеся от стандартных в промышленности 90° и, иногда, 45°. Технический доклад провели дочернее предприятие Toshiba - ArTile, а также компания Simplex Solutions.
В докладе приводятся следующие цифры: 20% увеличение производительности, 10% экономия площади микросхемы, 20% уменьшение длины соединительных проводов.
Технология заключается в создании специальных блоков или тайлов, в которых используются диагональные соединения, созданные с помощью технологии "жидкой маршрутизации" от Simplex, позволяющей создать эффективную систему диагональной маршрутизации внутри блока. Затем тайлы объединяются с помощью обычных ортогональных соединений. Сама концепция тайловой технологии была разработана ArTile в прошлом году.
Рабочим экземпляром выступал 200 МГц RISC-микропроцессор с площадью ядра всего в 4,8 кв. мм, сделанный по 0,18 мкм техпроцессу.
Довольно интересная технология, способная работать уже сегодня. Toshiba планирует применять ее в своих RISC микропроцессорах, где размер и потребляемая мощность наиболее критичны.